站LOGO（適配3）.png?5aSn6LWb572R56uZTE9HT++8iOmAgumFjTPvvIkucG5n*/UploadFiles/2025-10-11/utgldj4qe3u4f6ty.png?5aSn6LWb572R56uZTE9HT++8iOWbveenkTHvvIkucG5n*/UploadFiles/2023-10-24/大賽網(wǎng)站LOGO（適配1）.png?5aSn6LWb572R56uZTE9HT++8iOmAgumFjTHvvIkucG5n*/UploadFiles/2023-10-24/大賽網(wǎng)站LOGO（三版）.png?5aSn6LWb572R56uZTE9HT++8iOS4ieeJiO+8iS5wbmc=)
【第一參賽人/留學人員】李豐
【留學國家】美國
【技術領域】新一代信息技術
【參賽屆次】第5屆
【所獲獎項】優(yōu)勝獎
【項目簡介】
項目的核心技術是“低功耗運行”（Low Power Processing，LPP）半導體集成電路芯片技術。該技術基于“共振”電路原理，可使半導體集成電路芯片內(nèi)的電容節(jié)點以極低功耗進行充放電而實現(xiàn)器件的超低功耗運行。這一顛覆性的“低功耗運行”(LPP)自主知識產(chǎn)權技術可大幅降低集成電路芯片內(nèi)部“功耗豬”（Power Hogs）部件的功耗，即大幅降低存儲器（Memory）、時鐘樹（Clock Trees）和通用輸入輸出（GPIOs）部件的功耗。因此，該技術可以廣泛應用于所有內(nèi)存類型器件，如：靜態(tài)隨機存儲器（SRAM）、動態(tài)隨機存儲器（DRAM）、一次編程存儲器（OTP）、只讀存儲器（ROM）、快閃存儲器（Flash Memory），以及通用輸入輸出（GPIOs）和時鐘緩沖器（Clock Buffer），為便攜式、物聯(lián)網(wǎng)和顯示設備提供國際“一流”的超低功耗半導體解決方案。 我們的前期研發(fā)結果已經(jīng)證明這一革命性的技術方案可以成10倍（10×）的降低普通集成電路的功耗。項目目標就是將我們的超低功耗芯片技術擴展應用于微控制器（MCU）、物聯(lián)網(wǎng)電子設備、液晶和有機半導體顯示（LCDs & OLEDs）等電子設備和器件，并顯著降低其功耗。相比較目前市場上采用低工作電壓的同類功能的技術產(chǎn)品，我們的技術產(chǎn)品具有更低功耗，較高的電路穩(wěn)定性和較高的運算速度優(yōu)勢。
【展開】
【收起】